Develop algorithms to optimize pipeline insertion in on-chip networks while ensuring timing correctness and collaborating in a multicultural and innovative team.
Sujet : Sujet : Insertion automatique d’étages de pipeline dans un réseau sur puce.
Mots clefs : IC Design, CPU Architecture, Network on Chip, IC Verification, UVM, modeling, C++
Compétences : Double compétences de développement logiciel et circuits intégrés
Localisation : Montigny le Bretonneux (78), France
Durée : 6 mois
Début : 2026
Rémunération : Oui
Niveau d’étude : Bac + 5
Possibilité d’embauche a l’issue du stage : Oui
Compétences acquises en fin de stage :
- Programmation fonctionnelle et orientée objet
- Développement logiciel complexe sur la base des langages de programmation moderne
- Design digital de circuits complexes hautement configurables
- Création d’algorithme pour la résolution de problèmes complexes
- Architecture des réseaux d’interconnections d’un système sur puce
L’équipe de Synthèse Topologique d’Arteris développe des algorithmes innovants visant à générer automatiquement un NoC complet répondant à toutes les contraintes définies par le concepteur du système sur puce.
Au sein de cette équipe, votre rôle sera de développer un nouvel algorithme permettant d’analyser les propriétés temporelles d’une topologie de NoC (analyse timing statique), afin de détecter les violations timing, et de les corriger en insérant automatiquement des étages de pipeline dans le réseau de façon optimale.
Le poste est basé à Montigny.
Vous devrez dans un premier temps vous familiariser avec l’outil d’estimation des timings des éléments du produit FlexNoC, et développer une couche logicielle qui lit et interprète toutes les informations liées au timing d’un NoC. En partant de cette description, et d’une représentation de la topologie du NoC en graphe, votre algorithme devra automatiquement déterminer et insérer les étages de pipeline aux endroits propices, dans le but de respecter les contraintes des différentes horloges, tout en minimisant le nombre de bascules.
Vous êtes en dernière année d’une Ecole d’ingénieurs ou cursus universitaire niveau Bac+5 avec une spécialisation en informatique et/ou microélectronique. Vous avez un bon niveau académique en langage de programmation orienté objet et fonctionnel.
Vous avez déjà effectué des projets en design de circuits intégrés.
Techniquement, vous devez avoir :
- Bonne compréhension d’un langage de programmation orienté objet (Par exemple : C++, Python, JavaScript)
- Notions en microélectronique numérique
- Maîtrise de l’environnement linux
- Maîtrise de l’anglais
- Des connaissances en recherche opérationnelle / optimisation combinatoire sont un plus
La société évoluant dans un environnement multiculturel, l’anglais courant est vivement recommandé.
Arteris est l'un des principaux fournisseurs d'IP système pour l'accélération du développement de systèmes sur puce (SoC) dans les systèmes électroniques d'aujourd'hui. La propriété intellectuelle d'interconnexion de réseaux sur puce (NoC) et la technologie d'automatisation de l'intégration des systèmes sur puce d'Arteris permettent d'accroître les performances des produits tout en réduisant la consommation d'énergie et en accélérant la mise sur le marché, ce qui se traduit par une amélioration de l'économie des systèmes sur puce et permet aux clients de se concentrer sur l'élaboration des prochaines innovations.
Avec plus de 250 employés, un siège dans la Silicon Valley et des bureaux dans le monde entier, nous sommes un catalyseur de l'innovation SoC pour que les entreprises, des startups aux plus grands leaders du marché technologique, puissent créer efficacement de nouveaux produits avec une flexibilité et une facilité de connectivité éprouvées. Pour en savoir plus, consultez le site
