Sujet : Conception d’un modèle en réseaux de neurone pour la conception topologique de réseaux sur puce
En Bref :
Mots clefs : Deep learning, Ago, IC Design, CPU Architecture, Network on Chip, algo, Programmation fonctionnelle & Orientée Objet, Intelligence artificielle
Compétences : Double compétences de développement logiciel et circuits intégrés
Localisation : Sophia Antipolis, France
Durée : 4-6 mois
Début : 2025
Gratification : OuiNiveau d’étude : Bac + 5
Possibilité d’embauche a l’issue du stage : Oui
Compétences acquises en fin de stage :
- Développement logiciel complexe sur la base des derniers langages de programmation
- Programmation fonctionnelle et orientée objet
- Expérience d’application du Machine Learning sur la conception de circuits intégrés
- Conception et management de large base de données
- Architecture des microprocesseurs et des futures besoins de communication inter processus
- Architecture des réseaux d’interconnections d’un système sur puce
- Renforcement des capacités de travail en équipe (équipes en France et aux US)
Description
Rattaché au pôle « Advanced Engineering » au sein du département RnD, vous serez en charge, en collaboration avec les membres de l’équipe, de concevoir un modèle d’intelligence artificielle permettant la génération automatique de Network On Chip, blocks digitaux d’interconnexion utilisés pour la conception des puces électroniques à haut niveau d’intégration appelées « system on chip ».
Ces algorithmes peuvent faire l’objet de développement sur la base de réseaux de neurones, adaptés à la résolution d’équation liées à l’architecture du réseaux et du placement de ses éléments constituants.
Le poste est basé à Sophia Antipolis. Vous intégrerez une équipe d’expert en développement logicielle et circuits intégrés au sein de la direction « Advanced Engineering » d’ARTERIS.
Responsabilités
Votre mission sera de :
- Constituer une data base pertinente de réseaux sur puces et de leur topologie
- Contribuer au développement d’un modèle ne réseaux de neurones adaptés à la résolution topologique des interconnexions
- En effectuer l’entrainement et établir le niveau de performances vis-à-vis des solvers existants
Vous êtes en dernière année d’une Ecole d’ingénieurs ou cursus universitaire niveau Bac+5 avec une spécialisation en informatique et/ou microélectronique. Vous avez un bon niveau académique en langage de programmation type C++, Java ou Python.
Vous avez déjà effectué des projets académiques en IA.
Une expérience supplémentaires en design de circuits intégrés serait un atout majeur pour ce poste.
Une connaissance des bonnes pratiques de développement logiciel, d’outils de gestion de code (GIT) et d’outils de gestion des anomalies (JIRA) est appréciée.
La société évoluant dans un environnement multiculturel, l’anglais courant est vivement recommandé.
Arteris est l'un des principaux fournisseurs d'IP système pour l'accélération du développement de systèmes sur puce (SoC) dans les systèmes électroniques d'aujourd'hui. La propriété intellectuelle d'interconnexion de réseaux sur puce (NoC) et la technologie d'automatisation de l'intégration des systèmes sur puce d'Arteris permettent d'accroître les performances des produits tout en réduisant la consommation d'énergie et en accélérant la mise sur le marché, ce qui se traduit par une amélioration de l'économie des systèmes sur puce et permet aux clients de se concentrer sur l'élaboration des prochaines innovations.
Avec plus de 250 employés, un siège dans la Silicon Valley et des bureaux dans le monde entier, nous sommes un catalyseur de l'innovation SoC pour que les entreprises, des startups aux plus grands leaders du marché technologique, puissent créer efficacement de nouveaux produits avec une flexibilité et une facilité de connectivité éprouvées. Pour en savoir plus, consultez le site
