Arteris permet aux équipes d'ingénierie et de conception des marques les plus transformatrices du monde de connecter et d'intégrer les systèmes sur puce (SoC) d'aujourd'hui qui alimentent l'innovation moderne.
Si vous avez tenu un smartphone, conduit une voiture électronique ou allumé une télévision intelligente, vous avez été en contact avec ce que nous faisons chez Arteris. Ici, l'avenir est littéralement entre vos mains - et quand ce n'est pas le cas, il y a de fortes chances qu'il soit survolé par un drone, un satellite ou dans le cloud d'un centre de données !
En tant qu'Ingenieur Verification chez Arteris, vos principales responsabilités seront de :
-
Définition, documentation, développement et exécution de test/couverture de vérification RTL pour des IP paramétrées en langage Python et C++, capables de fonctionner sur n’importe quel simulateur RTL disponible sur le marché (Cadence, Synopsys, etc.).
-
Maintenir et améliorer le flux de vérification, améliorer les métriques et augmenter l’automatisation.
-
Mettre en œuvre des composants de vérification tels que des BBM ou des moniteurs utilisés dans les bancs d’essai de vérification
Qualifications requises :
-
Plus de 7 ans d’expérience dans l’industrie en tant qu’ingénieur en vérification
-
Compréhension des langages de conception et de vérification RTL matériels (VHDL, Verilog, SystemC, C++, Python, SystemVerilog)
-
Solide expérience dans l’utilisation et le développement de méthodes et d’infrastructures de vérification (VIP, UVM, bancs d’essai, outils EDA)
-
Scripts shell
-
Compréhension des protocoles de communication matériels (AMBA, OCP, autres)
-
Bonnes compétences en communication écrite et verbale en Français et en Anglais
-
Curieux, autonome, rigoureux et orienté vers la livraison, avec un engagement envers la qualité et une approche approfondie du travail.
-
Capacité à bien s’intégrer et travailler au sein d’une équipe
-
Une expérience de la méthodologie de vérification formelle des preuves serait un plus
-
La connaissance de la technologie d’interconnexion serait un plus
Diplôme :
-
Niveau Master, Bac +5
-
Domaine Informatique/Electronique
Poste basé sur Montigny le Bretonneux (78) - 2 jours de télétravail / semaine possible
Arteris est l'un des principaux fournisseurs d'IP système pour l'accélération du développement de systèmes sur puce (SoC) dans les systèmes électroniques d'aujourd'hui. La propriété intellectuelle d'interconnexion de réseaux sur puce (NoC) et la technologie d'automatisation de l'intégration des systèmes sur puce d'Arteris permettent d'accroître les performances des produits tout en réduisant la consommation d'énergie et en accélérant la mise sur le marché, ce qui se traduit par une amélioration de l'économie des systèmes sur puce et permet aux clients de se concentrer sur l'élaboration des prochaines innovations.
Avec plus de 250 employés, un siège dans la Silicon Valley et des bureaux dans le monde entier, nous sommes un catalyseur de l'innovation SoC pour que les entreprises, des startups aux plus grands leaders du marché technologique, puissent créer efficacement de nouveaux produits avec une flexibilité et une facilité de connectivité éprouvées. Pour en savoir plus, consultez le site www.arteris.com
Arteris enables engineering and design teams at the world’s most transformative brands to connect and integrate today’s system-on-chips (SoCs) that fuel modern innovation.
If you’ve held a smartphone, driven an electronic car, or powered up a smart TV, you’ve come in contact with what we do at Arteris. Here, the future is quite literally in your hands—and when it isn’t, chances are it is flying overhead in a drone, a satellite, or in the cloud at a datacenter!
Key Responsibilities:
- Advanced UVM based test bench development and debugging
- Defining, documenting, developing and executing RTL verification test/coverage for very parametrized IPs in Python C++ and SystemVerilog language
- Performance verification and power-aware verification
- Triaging Regressions, Debugging RTL designs
- Help improve and refine verification process, methodology, and metrics
- UVM expertise on complex SoC projects from test bench development to verification closure
Experience Requirements / Qualifications:
- 7+ years of industry experience as a Verification Engineer
- Knowledge of Verilog or SystemVerilog.
- Knowledge of interconnect technology is a plus
- Knowledge of Cache architecture is a plus.
- Knowledge of AMBA protocols and AMBA VIP.
- Experience with C / C++ or Python or JavaScript is a plus.
- Good written and verbal communication skills in both French and English
- Curious, autonomous, rigorous, and delivery-oriented with a commitment to quality and a thorough approach to the work.
- Proven ability to work well within a team
Education Requirements:
- Engineering Master's Degree
Position based on Montigny-le-Bretonneux (78) - 2 remote days per week possible
Arteris is a leading provider of system IP for the acceleration of system-on-chip (SoC) development across today’s electronic systems. Arteris network-on-chip (NoC) interconnect IP and SoC integration automation technology enable higher product performance with lower power consumption and faster time to market, delivering better SoC economics so its customers can focus on dreaming up what comes next.
With over 250 employees with headquarters in Silicon Valley and offices around the globe, we are a catalyst for SoC innovation so companies ranging from startups to the biggest technology market leaders can effectively create new products with proven connectivity flexibility and ease. Learn more at arteris.com.
